

**Japanese Laid-open Patent**

Laid-open Number: Sho 60-170972  
Laid-open Date: September 4, 1985  
Application Number: Sho 59-26878  
Filing Date: February 15, 1984  
Applicant: Sony Corporation

**Specification**

**1. Title of the Invention**

Thin film semiconductor device

**2. Scope of Claim**

A thin film semiconductor device comprising a predetermined substrate and a thin film semiconductor element formed on the substrate, characterized in that between the substrate and the thin film semiconductor element, a diffusion blocking layer against an impurity ion contained in the substrate is formed.

**3. Detailed Description of the Invention**

**Field of the Industrial Application**

The present invention relates to a thin film semiconductor device including a predetermined substrate and a thin film semiconductor element formed on the substrate.

**Background Art and Problems of the Background Art**

Up to now, as the thin film semiconductor device of this type, a thin film transistor formed on a quartz substrate has been known, which has been used, for example, for a liquid crystal display. In the thin film semiconductor device using the quartz substrate like the above-mentioned thin film transistor, since a purity of the quartz substrate is high, the semiconductor element is hardly polluted due to an

impurity ion contained in the substrate. For that reason, it is only required to take a measure for preventing the pollution due to the impurity ion entering from the outside of the semiconductor device. However, in recent years, the formation of the thin film semiconductor element on various substrates such as a glass substrate and a ceramic substrate has been also performed. Along with this, the following problems have arisen. That is, in the case of forming a MOS type thin film transistor (hereinafter, referred to as MOS TFT) using the glass substrate, for example, the MOS TFT is polluted by  $\text{Na}^+$  or the like contained in the glass substrate in a large amount, with the result that a threshold voltage  $V_T$  is changed during and after production of the MOS TFT.

#### Object of the Invention

The present invention has been made in view of the above-mentioned problem and an object of the present invention is to provide a thin film semiconductor device enabling the above-mentioned disadvantages inherent in conventional thin film semiconductor devices to be amended.

#### Summary of the Invention

A thin film semiconductor device according to the present invention includes a predetermined substrate and a thin film semiconductor element formed on the substrate, in which between the substrate and the thin film semiconductor element, a diffusion blocking layer against an impurity ion contained in the substrate is formed. With such a structure, the thin film semiconductor element can be kept from being polluted by the impurity ion contained in the substrate. Thus, it is possible to manufacture the thin film semiconductor device with a high reproducibility as well as to provide the highly reliable thin film semiconductor device.

## Embodiment

Hereinafter, referring to the drawing, a description will be given of an embodiment in which a thin film semiconductor device according to the present invention is applied to a MOS TFT.

As shown in the drawing, in the MOS TFT of this embodiment, formed on a glass substrate 1 made of, for example, soda lime glass is a PSG film 2 having a thickness of 5000 Å, for example, as a diffusion blocking layer against an impurity ion. An SiO<sub>2</sub> film 3 having a thickness of 5000 Å, for example, is formed on the PSG film 2. Note that the PSG film 2 and the SiO<sub>2</sub> film 3 as mentioned above can be formed by a CVD method, for example.

A source 5 and a drain 6 which are made of, for example, Al are formed on the above SiO<sub>2</sub> film 3. An amorphous silicon layer 7 is formed on the source 5, the drain 6, and the SiO<sub>2</sub> film 3 as mentioned above. Note that, an active layer 8 for the TFT is formed between the source 5 and the drain 6. Also, formed on the amorphous silicon layer 7 is a gate insulating film 9 constituted of the SiO<sub>2</sub> film. A gate electrode 10 made of, for example, Al is formed on the gate insulating film 9.

In the above embodiment, the PSG film 2 and the SiO<sub>2</sub> film 3 are formed on the glass substrate 1. Further, a thin film semiconductor element, i.e., the MOS TFT composed of the source 5, the drain 6, the gate electrode 10, and the like, is formed on the SiO<sub>2</sub> film 3. Therefore, the following advantages are obtained. That is, the PSG film 2 exerts a diffusion blocking ability especially against alkali ions such as Na<sup>+</sup> and K<sup>+</sup>. As a result, for example, Na<sup>+</sup> contained in the glass substrate 1 is prevented from entering the MOS TFT through the PSG film 2 after or during the production of the MOS TFT. Accordingly, the active layer 8 is not polluted by Na<sup>+</sup> or the like, so that

$V_T$  changes neither after the production of the MOS TFT nor during the production thereof. For that reason, the MOS TFT can be enhanced in its reliability and at the same time, the MOS TFT can be manufactured with a high reproducibility.

Also, the  $\text{SiO}_2$  film 3 having a diffusion blocking ability against phosphorous is formed on the PSG film 2 and hence, upon heat treatment etc., performed for the formation of the MOS TFT, phosphorous contained in the PSG film 2 by no means diffuses into the active layer 8, for example. Note that if an  $\text{Si}_3\text{N}_4$  film is used instead of the  $\text{SiO}_2$  film 3, for example, the same effects can be obtained.

Also, in the above embodiment, the glass substrate 1 that is less expensive than the quartz substrate is used and thus, a production cost of the MOS TFT can be reduced as well.

In the above embodiment, although the PSG film 2 is used as the diffusion blocking layer against the impurity ion, any film made of other kinds of materials can be adopted as long as the film has the diffusion blocking ability against the impurity ions such as  $\text{Na}^+$ . For example, the  $\text{Si}_3\text{N}_4$  film (plasma  $\text{Si}_3\text{N}_4$  film) formed by a plasma CVD method can be adopted. In the case of using the plasma  $\text{Si}_3\text{N}_4$  film, the following advantages can be provided in addition to the same advantages as in the above embodiment. That is, hydrogen contained in the plasma  $\text{Si}_3\text{N}_4$  film is moved into the active layer 8 of the MOS TFT through the diffusion to cover a trap existent in the active layer 8, so that a trap density drops, thereby increasing an effective mobility  $\mu_{\text{eff}}$  of the MOS TFT. Note that in the case of using the above plasma  $\text{Si}_3\text{N}_4$  film as the diffusion blocking layer against the impurity ion, if the amorphous silicon layer 7 is directly formed on the plasma  $\text{Si}_3\text{N}_4$  film, a number of interface levels are involved, so that interface characteristics are poor. However, if the  $\text{SiO}_2$  film 3 is formed

between the plasma  $\text{Si}_3\text{N}_4$  film and the amorphous silicon layer 7, such a problem is solved to provide the satisfactory interface characteristics.

Also, in the above embodiment, the glass substrate 1 made of the soda lime glass is used as the substrate on which the thin film semiconductor element is to be formed, but it is needless to say that any substrate made of other kinds of materials can be used. For example, it is possible to use a substrate made of glass other than the soda lime glass, such as silicate glass or Pyrex glass (trademark), heat-resistant resin such as ceramics or polyimide, metals, and the like.

Note that in the above embodiment, the  $\text{SiO}_2$  film 3 is formed for preventing the diffusion of phosphorous from the PSG film 2. However, it is also possible to dispense with the  $\text{SiO}_2$  film 3 if not required.

#### Application

In the above embodiment, the case has been described, in which the thin film semiconductor device according to the present invention is applied to the MOS TFT. However, the thin film semiconductor device according to the present invention is also applicable to another type of thin film semiconductor device.

#### Effects of the Invention

With the thin film semiconductor device according to the present invention, the diffusion blocking layer against the impurity ion contained in the substrate is formed between the above substrate and the thin film semiconductor element, whereby the thin film semiconductor element can be kept from being polluted by the impurity ion contained in the substrate. Consequently, it is possible to manufacture the thin film semiconductor device with a high reproducibility as well as to provide the highly reliable thin film semiconductor device. Also, the substrate can be selected as needed

without any limitation on the selection depending on a purity of the substrate, which is extremely advantageous in terms of the production of the thin film semiconductor device.

#### 4. Brief Description of the Drawing

Figure is a sectional view of a MOS TFT as an embodiment of a thin film semiconductor device in accordance with the present invention. Note that reference numerals used in the figure are as follows.

- 1...glass substrate
- 2...PSG film  
(diffusion blocking layer against impurity ion)
- 5...source
- 6...drain
- 7...amorphous silicon layer
- 9...gate insulating film
- 10...gate electrode

DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

004431919

WPI Acc No: 1985-258797/198542

Thin film semiconductor device - has layer to stop diffusing impurity  
ions contained in substrate NoAbstract Dwg 1/1

Patent Assignee: SONY CORP (SONY )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 60170972	A	19850904	JP 8426878	A	19840215	198542 B

Priority Applications (No Type Date): JP 8426878 A 19840215

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
-----------	------	--------	----------	--------------

JP 60170972	A	6		
-------------	---	---	--	--

Title Terms: THIN; FILM; SEMICONDUCTOR; DEVICE; LAYER; STOP; DIFFUSION;  
IMPURE; ION; CONTAIN; SUBSTRATE; NOABSTRACT

Derwent Class: U12; U14

International Patent Class (Additional): H01L-027/12; H01L-029/78

File Segment: EPI

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭60-170972

⑬ Int.Cl.<sup>4</sup>

H 01 L 29/78  
27/12

識別記号

庁内整理番号

8422-5F  
8122-5F

⑭ 公開 昭和60年(1985)9月4日

審査請求 未請求 発明の数 1 (全3頁)

⑮ 発明の名称 薄膜半導体装置

⑯ 特 願 昭59-26878

⑰ 出 願 昭59(1984)2月15日

⑱ 発 明 者 林 久 雄 東京都品川区北品川6丁目7番35号 ソニー株式会社内  
⑲ 出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号  
⑳ 代 理 人 弁理士 土屋 勝 外1名

明 細 書

1. 発明の名称

薄膜半導体装置

2. 特許請求の範囲

所定の基板と、この基板上に設けられている薄膜半導体素子とをそれぞれ具備する薄膜半導体装置において、上記基板と上記薄膜半導体素子との間にこの基板に含まれている不純物イオンの拡散阻止層を設けたことを特徴とする薄膜半導体装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、所定の基板と、この基板上に設けられている薄膜半導体素子とをそれぞれ具備する薄膜半導体装置に関する。

背景技術とその問題点

従来、この種の薄膜半導体装置として、石英基板上に形成されている薄膜トランジスタが知られ、例えば液晶ディスプレイ用として用いられている。上述の薄膜トランジスタのように石英基板を用いた薄膜半導体装置においては、石英基板の純度が

高いために基板に含まれている不純物イオンによる半導体素子の汚染は殆どなく、このためもっぱら半導体装置の外部からの不純物イオンによる汚染の防止を考えるだけでよかった。しかしながら、近年、ガラス基板、セラミックス基板等の各種基板上に薄膜半導体素子を形成することも行われるようになり、これと共に次のような問題が生じてきた。即ち、例えばガラス基板を用いてMOS型薄膜トランジスタ(以下MOS T F Tと称する)を形成する場合、ガラス基板に多量に含まれているNa<sup>+</sup>等によりMOS T F Tが汚染されてしまい、このためMOS T F Tの製造中及び製造後にしきい値電圧V<sub>t</sub>が変化してしまう。

発明の目的

本発明は、上述の問題にかんがみ、従来の薄膜半導体装置が有する上述のような欠点を是正した薄膜半導体装置を提供することを目的とする。

発明の概要

本発明に係る薄膜半導体装置は、所定の基板と、この基板上に設けられている薄膜半導体素子とを



それぞれ具備する薄膜半導体装置において、上記基板と上記薄膜半導体素子との間にこの基板に含まれている不純物イオンの拡散阻止層を設けている。このように構成することによって、基板に含まれている不純物イオンによる薄膜半導体素子の汚染を防止することができ、このため信頼性の高い薄膜半導体装置を提供することができると共に、薄膜半導体装置を再現性良く製造することができる。

#### 実施例

以下本発明に係る薄膜半導体装置をMOS T F Tに適用した一実施例につき図面を参照しながら説明する。

図面に示すように、本実施例によるMOS T F Tにおいては、例えばソーダ石灰ガラスから成るガラス基板1上に不純物イオンの拡散阻止層としての例えば膜厚5000ÅのP S G膜2が形成され、このP S G膜2上に例えば膜厚5000ÅのSiO<sub>2</sub>膜3が形成されている。なおこれらのP S G膜2及びSiO<sub>2</sub>膜3は例えばC V D法により形成することが

できる。

上記SiO<sub>2</sub>膜3上には例えばA<sub>2</sub>から成るソース5及びドレイン6が形成され、これらのソース5及びドレイン6とSiO<sub>2</sub>膜3との上に非晶質シリコン層7が形成されている。なおソース5とドレイン6との間にMOS T F Tの活性層8が構成される。また非晶質シリコン層7上にはSiO<sub>2</sub>膜から成るゲート絶縁膜9が形成され、このゲート絶縁膜9上には例えばA<sub>2</sub>から成るゲート電極10が形成されている。

上述の実施例においては、ガラス基板1上にP S G膜2及びSiO<sub>2</sub>膜3を形成し、このSiO<sub>2</sub>膜3上に薄膜半導体素子、即ちソース5、ドレイン6、ゲート電極10等から成るMOS T F Tを形成しているので次のような利点がある。即ち、P S G膜2は特にNa<sup>+</sup>、K<sup>+</sup>等のアルカリイオンに対して拡散阻止能を有するため、MOS T F Tの製造後または製造中にガラス基板1に含まれている例えばNa<sup>+</sup>がP S G膜2を通してMOS T F Tに侵入することがない。従って、活性層8がNa<sup>+</sup>

等によって汚染されることがないので、MOS T F Tの製造後及び製造中のいずれにおいてもV<sub>t</sub>が変化することがない。このため、MOS T F Tの信頼性を高くすることができると共に、MOS T F Tを再現性良く製造することができる。

またP S G膜2上にリンに対して拡散阻止能を有するSiO<sub>2</sub>膜3を形成しているので、MOS T F Tの形成のために行う熱処理時等にP S G膜2に含まれているリンが例えば活性層8に拡散することがない。なおSiO<sub>2</sub>膜3の代わりに例えばSi<sub>3</sub>N<sub>4</sub>膜を用いても同様な効果が得られる。

また上述の実施例においては、石英基板に比べて安価なガラス基板1を用いているので、MOS T F Tの製造コストを低減することもできる。

上述の実施例においては、不純物イオンの拡散阻止層としてP S G膜2を用いているが、Na<sup>+</sup>等の不純物イオンに対して拡散阻止能を有していれば他の種類の材料から成る膜を用いてもよく、例えばプラズマC V D法により形成されたSi<sub>3</sub>N<sub>4</sub>膜(プラズマSi<sub>3</sub>N<sub>4</sub>膜)を用いてもよい。このプ

ラズマSi<sub>3</sub>N<sub>4</sub>膜を用いた場合には、上述の実施例と同様な利点に加えて次のような利点がある。即ち、プラズマSi<sub>3</sub>N<sub>4</sub>膜に含まれている水素がMOS T F Tの活性層8に拡散移動してこの活性層8中に存在するトラップを埋めるためトラップ密度が減少し、このためMOS T F Tの実効移動度 $\mu_{eff}$ が大きくなる。なお不純物イオンの拡散阻止層として上述のプラズマSi<sub>3</sub>N<sub>4</sub>膜を用いた場合、このプラズマSi<sub>3</sub>N<sub>4</sub>膜上に直接非晶質シリコン層7を形成すると界面準位が多いため界面特性が悪いが、プラズマSi<sub>3</sub>N<sub>4</sub>膜と非晶質シリコン層7との間にSiO<sub>2</sub>膜3を形成すればこの問題はなくなり、界面特性が良好である。

また上述の実施例においては、薄膜半導体素子を形成すべき基板としてソーダ石灰ガラスから成るガラス基板1を用いているが、他の種類の材料から成る基板を用いても勿論よく、例えばソーダ石灰ガラス以外のケイ酸塩ガラス、バイレックスガラス(商標名)等の他のガラス、セラミックス、ポリイミド等の耐熱性樹脂、金属等から成る基板

薄膜半導体装置の製造上極めて好都合である。

#### 4. 図面の簡単な説明

図面は本発明に係る薄膜半導体装置の一実施例としてのMOS T F Tの断面図である。

なお図面に用いた符号において、

- 1-----ガラス基板
- 2-----P S G膜  
(不純物イオンの拡散阻止層)
- 5-----ソース
- 6-----ドレイン
- 7-----非晶質シリコン層
- 9-----ゲート絶縁膜
- 10-----ゲート電極

である。

代 理 人 土 屋 勝  
常 包 芳 男

を用いてもよい。

なお上述の実施例においては、P S G膜2からのリンの拡散を防止するためにSiO<sub>2</sub>膜3を形成しているが、このような必要がない場合にはSiO<sub>2</sub>膜3を省略することも可能である。

#### 応用例

上述の実施例においては、本発明に係る薄膜半導体装置をMOS T F Tに適用した場合につき説明したが、他の種類の薄膜半導体装置にも本発明に係る薄膜半導体装置を適用することができる。

#### 発明の効果

本発明に係る薄膜半導体装置によれば、基板と薄膜半導体素子との間にこの基板に含まれている不純物イオンの拡散阻止層を設けているので、基板に含まれている不純物イオンによる薄膜半導体素子の汚染を防止することができ、このため信頼性の高い薄膜半導体装置を提供することができると共に、薄膜半導体装置を再現性良く製造することができる。また基板の純度に制約されることがなく必要に応じて基板を選択することができるので、

